2025年电气工程师《供配电专业》考试共题，分为。小编为您整理第3章　数字电子技术5道练习题，附答案解析，供您备考练习。

1、逻辑门电路如图所示，该电路完成的功能是（）。【单选题】

A.8位并行加法器

B.8位串行加法器

C.4位并行加法器

D.4位串行加法器

正确答案:D

答案解析:若两个移位寄存器中的原始数据分别为，经过4个时钟信号作用以后，两个寄存器里的数据分别为：。这是一个4位串行加法计数器，从低位到高位逐位相加，四个时钟周期完成全加。

2、时序电路如图所示，其中均为8位移位寄存器，其余电路分别为全加器和D触发器，那么，该电路又具有（）功能。【单选题】

A.实现两组8位二进制串行乘法功能

B.实现两组8位二进制串行除法功能

C.实现两组8位二进制串行加法功能

D.实现两组8位二进制串行减法功能

正确答案:C

答案解析:由题可知，，CO为进位标志，真值表如表所示。由表可知，8位移位寄存器和在时钟脉冲CP的作用下，首先将这两组8位二进制数的最低位取出送到全加器进行加法运算，运算结果通过输出端S送到移位寄存器的最高位，且进位位CO通过锁存器（D触发器）送到全加器输入端C准备下次运算，与此同时通过右移操作将和的第二位（次低位）载入最低位，下次时钟脉冲CP到来时，两组数的第二位和前面最低位的进位位进行全加运算，将中上次运算最低位之和右移后将新的运算结果放到最高位，依次循环，最后实现两组8位二进制串行加法功能。因此该电路是两组8位二进制串行加法器。

3、在图示电路中，当开关A、B、C分别闭合时，电路所实现的功能分别为（）。【单选题】

A.8、4、2进制加法计数器

B.16、8、4进制加法计数器

C.4、2进制加法计数器

D.16、8、2进制加法计数器

正确答案:A

答案解析:图中电路为四个JK触发器级联而成，J=K=1，各触发器输入端都为1，为计数状态，CP脉冲下降沿来到后触发器计数翻转。当A、B、C三个开关都断开时，设四个触发器的初始状态为，当第一个时钟脉冲下降沿来到时，计数翻转，此时的触发器为0001；第二个下降沿来临时，翻转计数变成0，由于从1跳变到0，触发计数翻转，此时触发器状态为0010。以此类推，触发器的状态转换依次为：0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111→0000，在第16个脉冲到来后，计数器循环一周回到原状态，所以该电路实现的是一个16进制的加法计数器。计数器均工作在2进制计数状态，进位模为（n为触发器级数）。现在依次闭合A，B，C，则分别使得每次只有前几个触发器工作，因此，相应的触发器的级数分别变为3，2，1，对应的进位模为8，4，2。

4、将逻辑函数化为与或非形式为（）。【单选题】

A.

B.

C.

D.

正确答案:D

答案解析:原逻辑函数化简过程如下：。

5、PLA编程后的阵列图如图所示，该函数实现的逻辑功能为（）。【单选题】

A.多数表决器

B.乘法器

C.减法器

D.加法器

正确答案:D

答案解析:PLA阵列图中，有圆点表示连接，没有圆点表示不连接，图的左半部分为AND逻辑阵列，右半部分为OR逻辑阵列，由此可写出阵列的逻辑表达式为： 真值表如图所示。其中为和位，为进位。由图可知当ABC为100、010、001、111时，输出为01，当ABC为110、011、101时，输出为10，根据输入输出关系，可得逻辑函数表达式为，故其实现的逻辑功能为全加器。