2023年电气工程师《发输变电专业》考试共题，分为。小编为您整理第3章　数字电子技术5道练习题，附答案解析，供您备考练习。

1、PLA编程后的阵列图如图所示，该函数实现的逻辑功能为（ ）。【单选题】

A.多数表决器

B.乘法器

C.减法器

D.加法器

正确答案:D

答案解析:PLA阵列图中，有圆点表示连接，没有圆点表示不连接，图的左半部分为AND逻辑与阵列，右半部分为OR逻辑与阵列，由此可写出阵列的逻辑表达式为：。真值表如图所示。其中为和位，为进位。由图可知当ABC为100、010、001、111时，输出为01，当ABC为110、011、101时，输出为10，根据输入输出关系，可得逻辑函数表达式为，其实现的逻辑功能为全加器。

2、在图示电路中，当开关A、B、C分别闭合时,电路所实现的功能分别为（ ）。【单选题】

A.8、4、2进制加法计数器

B.16、8、4进制加法计数器

C.4、2进制加法计数器

D.16、8、2进制加法计数器

正确答案:A

答案解析:图中电路由四个JK触发器级联而成，J=K=1，各触发器输入端都为1，CP脉冲下降沿来到后触发器计数翻转。使A、B、C三个开关都断开，设四个触发器的初始状态为，当第一脉冲下降沿来到时，计数翻转，此时的触发器为0001 ；第二个下降沿来临时，计数翻转变成0 ,由于从1变到0 ,触发计数翻转，此时触发器状态为0010。以此类推，触发器的状态转换为：0000→0001→0010→0011→0100→0101→0110→0111→1000→1001→1010→1011→1100→1101→1110→1111→0000，在第16个脉冲到来后，计数器循杯一周回到原状态，所以该电路实现的是一个16进制的加法计数器。每一个计数器都是工作在2进制计数状态，进位模为（n为触发器级数）。现在依次合A、B、C，则分别使得每次只有前几个触发器工作，因此，相应的触发器的级数分别变为3，2，1，对应的进位模为8，4，2。

3、一个具有13位地址输入和8位I/O揣的存储器,其存储容量为下列何值？（ ）【单选题】

A.8k×8

B.13×8k

C.13k×8

D.64000位

正确答案:A

答案解析:13位地址存储器能够存储的地址总容量是，每个I/Q端口采集的数据都是8位的，故总的数据存储容量为8k×8。

4、如图所示的某时序电路状态图为下列哪种电路？（ ）【单选题】

A.五进制计数器

B.六进制计数器

C.环形计数器

D.移位寄存器

正确答案:A

答案解析:将五种不重复状态记为完成一次循环，故电路为五进制计数器。环形计数器的状态为：000→001→010→011→100→ 101→110。移位寄存器有移位功能，即每来一个脉冲，状态向右或者向左移一位，由题中状态从000到010可知该电路不是移位计数器。

5、图示电路中，当开关A、B、C均断开时，电路的逻辑功能为（ ）。【单选题】

A.8进制加法计数

B.10进制加法计数

C.16进制加法计数

D.10进制减法计数

正确答案:C

答案解析:本题有两种解答方法：方法一：题中已知J=K=1，相当于T触发器，根据T触发器的特点：，时钟脉冲，当A、B、C都为1时复位信号有效，各触发器输入端都为1，为计数状态，但是时钟脉冲不同步，因此为导步计数器。通过列写状态真值表可知，在第16个脉冲到来后，计数器循环一周回到原状态，所以该电路实现进制的加法计数器。方法二：电路由4个下降沿触发的JK触发器组成，每个JK触发器的J、K端接高电平1，所以J=K=1，为计数型触发器。输入CP脉冲加到第一级触发器计输入端，第一级的端输出作为第二级的计数脉冲输入，以此类推，该电路为异步时序逻辑电路。当开关A闭合时，2、3、4级触发器的时钟脉冲由前一级的输出决定。列写状态方程时应考虑时钟脉冲变量，状态方程为：由状态方程可知，该电路是一个异步四位二进制加法器，即16进制加法计数器。